交流接触器吸合过程的采集系统实现光学镜片

　　1 引言
　
　　交流接触器是一种量大、面广的低压电器产品，广泛应用于电力系统和控制系统，因此提高其质量与可靠性至关重要。　接触器的合闸力及分闸力除弹簧外还有电磁铁吸力，合闸时电磁铁的吸力与合闸相减压器角有关，是随机的;分闸时电磁铁吸力与激磁电流相角有关，也是随机的。在触点接通的瞬间因机械原因产生一些弹跳，而因弹跳产生瞬间多次分合，导致接触器实际工作情况恶劣。对控制电容器的专用接触器，由于接通时触头运动速度的随机性造成不同相触头接触时间差的随机性，导致无法控制接通电容器的冲击电流大小，所以对这种接触器在吸合时间一致性方面要求更为严格。　检测接触器触头分合过程时通常采用步进电机来推动触头动作，触头的整个分合过程是靠步进中式家具电机的推动来完成;触头从分到合的位移也是靠对步进电机的步进脉冲计数得到的。这种检测属于静态检测，无法真实反应接触器的整个吸合过程，更无法检测触头在实际工作时的弹跳变化及各个触头的实际吸和时间差。为了保证接触器的工作可靠性，有必要开发一种记录接触器实际工作时的触头吸合释放过程的数据采集系统，以此来评价接触器的性能。

　　2 系统硬件及工作原理　

　　为了实现对高速瞬变信号的采样以便于分辨交流接触器触点接通时的弹跳过程及触头的接通顺序，在原有基础上设计了一种基于PC机ISA总线、同步时钟、用硬件电路实现高速数据同步采集、高速寻址以及实时存储的技术方案。该方案主要由四部分组成：PC机总线接口电路、高速数字信号采集存储电路、I/O接口电路、接触器供电回路。其硬件系统结构框图如图1所示。

　　2.1 PC机总线接口电路　

　　本系统采用研华的工业控制计算机，利用其ISA（Industry Standard Architecture，工业标准架构）总线对外部寻址。ISA总线采用8位模式，它的最大数据传输率为8MBps，便于与外部硬件接口，其性能足够满足数据采集设备的要求，而且技术成熟、便于开发。ISA总线共分五类：地址线、数据线、控制线、辅助与电源线。前256个I/O端口地址（0x00H- 0xFFH）既可以被固定I/O指令，也可以被可变I/O指令访问，但处于0x0100H-0xFFFFH的任何I/O地址都只能被可变I/O地址访问。在PC机中，所有的16位地址总线被译为在0x0000H-0x03XXH中的地址用于ISA总线的PC机内部I/O地址。　PC机的ISA总线经过了总线收发及地址译码电路，提供给数据采集设备的寻址范围为0x300H—0x31BH。PC机总线接口电路如图2所示，当PC 机要访问某一地址时，由两片GAL16V8译码读写、使能信号，选通总线收发器74HC245以流通8位数据位。

[$page]　　2.2 高速数字信号采集存储电路　

　　高速数字信号采集存储电路的原理如图3所示，它由数据收发及控制电路、频率发生器、地址发生器、数据读写信号译码、采样逻辑切换、地址锁存、数据存储、存储采样数据逻辑切换等几部分组成。主要技术指标有：16通道数字信号采集、采样率625KHz、存储深度64Ksa/CH、最大采样点数学前教育65536、最大采样存储时间100ms。　数据收发及控制电路由总线收发器、GAL译码器和并行接口芯片8255组成，完成SRAM中的数据读取及电路控制功能。　频率发生器由晶振、可予制四位二进制异步清除计数器74HC161组成，采样率由计数器74HC16将10MHz振荡源16倍频后得到，即系统采样频率为625KHz。它的输出由采样逻辑切换电路控制，输出时钟分别送往地址发生器、数据读写信号译码器。　16位地址发生器由4片74HC161级联成16位同步记数器产生，记数器每接收一个脉冲产生一个地址。产生的地址送往地址锁存电路中用于数据写入 SRAM中的地址位，还被送往采样逻辑切换电路中用于控制采样存储深度。

　　数据读写信号译码用于产生数据存储芯片SRAM的读写及片选信号、存储采样数据逻辑切换电路的控制信号，它由GAL16V8 译码得到。　采样逻辑切换电路由双D触发器74HC74、8位数据比较器74HC688、锁存器74HC374组成，用于控制采样启动、停止。由74LS688比较器比较预设地址和地址发生器的地址位，如果比较器比较地址位相等，则输出停止信号，启动信号由控制双D触发器产生。　地址锁存电路主要是用于锁存存储器SRAM在读和写两个不同的状态下的地址。在写SRAM时锁存地址发生器产生的地址，在读SRAM时锁存数据收发及控制电路中8255产生的地址位。　数据存储采用两片存储容量为1MB的SRAM HM628128，构成16通道数字信号采集。SRAM的写信号产水分计生是一个难点，图4中给出了产生写信号的时序逻辑图，其中CLK信号为晶振源，Q1、 Q2、Q3为晶振源的4倍频、8倍频、16倍频信号，TC为16位地址发生器的记数脉冲，MWR为数据采样的请求信号，RAMWR为SRAM的写信号。逻辑表达式为：!RAMWR = （!Q3 & Q2） & !MWR。

　　存储采样数据逻辑切换电路主要完成读写SRAM的数据总线切换功能，在采集数据时用总线收发器切换到数据输入端，读取SRAM的数据时切换给数据收发及控制电路的数据总线端，以供计算机读入存储